

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11212456 A

(43) Date of publication of application: 06.08.99

(51) Int. CI

G09C 1/00 G06F 7/72 H04L 9/30

(21) Application number: 10014681

(22) Date of filing: 27.01.98

(71) Applicant:

FUJITSU LTD

(72) Inventor:

TAKENAKA MASAHIKO

ITO KOICHI TORII NAOYA

(54) MULTIPLICATION REMAINDER CALCULATION **DEVICE USING MONTGOMERY METHOD**


(57) Abstract:

Ų.

PROBLEM TO BE SOLVED: To provide a calculation device which simplifies the constitution of a product sum circuit and permits pipeline processing and uses a Montgomery algorithm to quickly perform multiplication remainder calculation.

SOLUTION: A product sum circuit 21 multiplies outputs of an A register 3 and a B register 4 and adds outputs of a c3 register 26 and a Y register 5 to the multiplication result. A product sum circuit 22 multiplies outputs of an N register 7 and an m register 8 and adds outputs of a c4 register 29 and the product sum circuit 21 to the multiplication result. Registers 26 and 29 for carry in two product sum circuits 21 and 22 are provided independently of each other, and carry is returned to the corresponding product sum circuit. All the processing is performed in a processing unit (k bits). The next operation of the product sum circuit 21 can be performed during the operation of the product sum circuit 22.

COPYRIGHT: (C)1999,JPO



1873/1

(19) 日本国特許庁 (JP)

(i2) 公開特許公報(A)

(11)特許出願公開番号

特開平11-212456

(43)公開日 平成11年(1999)8月6日

(51) Int.Cl.8		識別記号		FΙ			
G09C	1/00	650	*	G09C	1/00	650A	
G06F	7/72			G06F	7/72		<u>.</u>
H04L	9/30			H04L	9/00	663B	
	÷ .						

審査請求 未請求 請求項の数13 OL (全 16 頁)

(21)出願番号	特顯平10-14681	(71)出題人 000005223
		富士通株式会社
(22)出顧日	平成10年(1998) 1月27日	神奈川県川崎市中原区上小田中4丁目1番
		1号
•		(72)発明者 武仲 正彦
300		神奈川県川崎市中原区上小田中4丁目1番
	•	1号 富士通株式会社内
		(72)発明者 伊藤 孝一
•		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(72)発明者 島居 直哉
		神奈川県川崎市中原区上小田中4丁目1番
·		1号 富士通株式会社内
)		(74)代理人 弁理士 河野 登夫


(54)【発明の名称】 モンゴメリ法による乗算剰余計算装置

(57)【要約】

【課題】 積和回路の構成を単純化することができ、また、パイプライン処理が可能になる、モンゴメリのアルゴリズムを用いて乗算剰余計算を高速に行う計算装置を提供する。

【解決手段】 積和回路21は、Aレジスタ3及びBレジスタ4の出力を乗算し、その乗算結果にc3 レジスタ26の出力及びYレジスタ5の出力を加算する。積和回路22は、Nレジスタ7及びmレジスタ8の出力を乗算し、その乗算結果にc4 レジスタ29の出力及び積和回路21の出力を加算する。2つの積和回路21,22におけるキャリー用のレジスタ26,29を各別に設けて自身の積和回路にキャリーを戻す構成とする。全ての処理を処理単位(kビット)内で行う。積和回路22の動作中に、積和回路21の次回の動作が可能である。

本発明の乗算票余計算装置(第2発明)の構成図



【特許請求の範囲】

【請求項1】 モンゴメリのアルゴリズムを用いて乗算 剰余計算を行う装置において、

積和演算を行いその演算結果を上位k ビットと下位k ビ ットとに分けて出力する第1積和回路と、積和演算を行 いその演算結果を上位kビットと下位kビットとに分け て出力する第2積和回路と、加算演算を行いその演算結 果を上位1ビットと下位 k ビットとに分けて出力する加 算回路と、乗算される2数を保持する第1及び第2レジ スタと、前記第2積和回路の下位 k ビット出力を保持 し、前記第2積和回路のその次の回の下位 k ピット出力 を格納する第3レジスタと、前記加算回路の下位 k ビッ ト出力を保持し、前記加算回路のその次の回の下位kビ ット出力を格納する第4レジスタと、剰余の法を保持す る第5レジスタと、モンゴメリのアルゴリズムにおける パラメータの値を保持する第6レジスタと、前記加算回 路の上位1ビット出力を保持し、前記加算回路のその次 の回の上位1ビット出力を格納する第7レジスタとを備 え、

前記第1積和回路は、前記第1及び第2レジスタに保持された2数の所定ビットの値を乗算し、その乗算結果に前記第3レジスタに保持された数の所定ビットの値及び前記第4レジスタに保持された値を加算する演算を行い、

前記第2積和回路は、前記第5レジスタに保持された数の所定ピットの値と前記第6レジスタに保持された値とを乗算し、その乗算結果に前記第1積和回路の下位kピット出力を加算する演算を行い、

前記加算回路は、前記第1積和回路の上位 k ビット出力と前記第2積和回路の上位 k ビット出力と前記第7レジスタに保持された値とを加算する演算を行うように構成したことを特徴とするモンゴメリ法による乗算剰余計算装置。

【請求項2】 前記第1積和回路は、前記第1及び第2 レジスタに保持された2数の所定ビットの値を乗算し、 その乗算結果に前記第3レジスタに保持された数の所定 ビットの値を加算し、その加算結果に前記第4レジスタ に保持された値を加算するように構成した請求項1記載 のモンゴメリ法による乗算剰余計算装置。

【請求項3】 前記第1積和回路は、前記第1及び第2 レジスタに保持された2数の所定ビットの値を乗算し、 その乗算結果に前記第4レジスタに保持された値を加算 し、その加算結果に前記第3レジスタに保持された数の 所定ビットの値を加算するように構成した請求項1記載 のモンゴメリ法による乗算剰余計算装置。

【請求項4】 モンゴメリのアルゴリズムを用いて乗算 剰余計算を行う装置において、

積和演算を行いその演算結果を上位 k ビットと下位 k ビットとに分けて出力する第1 積和回路と、積和演算を行いその演算結果を上位 k ビットと下位 k ビットとに分け

て出力する第2積和回路と、乗算される2数を保持する第1及び第2レジスタと、前記第2積和回路の下位 k ビット出力を保持し、前記第2積和回路のその次の回の下位 k ビット出力を格納する第3レジスタと、前記第1積 05 和回路の上位 k ビット出力を保持し、前記第1積和回路のその次の回の上位 k ビット出力を格納する第4レジスタと、剰余の法を保持する第5レジスタと、モンゴメリのアルゴリズムにおけるパラメータの値を保持する第6レジスタと、前記第2積和回路の上位 k ビット出力を保 10 持し、前記第2積和回路のその次の回の上位 k ビット出力を格納する第7レジスタとを備え、

前記第1積和回路は、前記第1及び第2レジスタに保持された2数の所定ビットの値を乗算し、その乗算結果に前記第3レジスタに保持された数の所定ビットの値及び 前記第4レジスタに保持された値を加算する演算を行

前記第2積和回路は、前記第5レジスタに保持された数の所定ビットの値と前記第6レジスタに保持された値とを乗算し、その乗算結果に前記第1積和回路の下位 k ビット出力及び前記第7レジスタに保持された値を加算する演算を行うように構成したことを特徴とするモンゴメリ法による乗算剰余計算装置。

【請求項5】 前記第1積和回路は、前記第1及び第2 レジスタに保持された2数の所定ビットの値を乗算し、 25 その乗算結果に前記第3レジスタに保持された数の所定 ビットの値を加算し、その加算結果に前記第4レジスタ に保持された値を加算するように構成した請求項4記載 のモンゴメリ法による乗算剰余計算装置。

【請求項6】 前記第1積和回路は、前記第1及び第2 30 レジスタに保持された2数の所定ビットの値を乗算し、 その乗算結果に前記第4レジスタに保持された値を加算 し、その加算結果に前記第3レジスタに保持された数の 所定ビットの値を加算するように構成した請求項4記載 のモンゴメリ法による乗算剰余計算装置。

35 【請求項7】 前記第2積和回路は、前記第5レジスタ に保持された数の所定ビットの値と前記第6レジスタに 保持された値とを乗算し、その乗算結果に前記第1積和 回路の下位 k ビット出力を加算し、その加算結果に前記 第7レジスタに保持された値を加算するように構成した 40 請求項4記載のモンゴメリ法による乗算剰余計算装置。

【請求項8】 前記第2積和回路は、前記第5レジスタに保持された数の所定ビットの値と前記第6レジスタに保持された値とを乗算し、その乗算結果に前記第7レジスタに保持された値を加算し、その加算結果に前記第1 積和回路の下位 k ビット出力を加算するように構成した

【請求項9】 前記第2積和回路による演算中に、前記第1積和回路によりその次の回の演算を行うように構成した請求項4~8の何れかに記載のモンゴメリ法による

請求項4記載のモンゴメリ法による乗算剰余計算装置。

50 乗算剰余計算装置。

【請求項10】 暗号化/復号化のためのモンゴンメリ 法による乗算剰余計算を行う装置において、乗算演算を 行う第1積和手段と、モンゴンメリ剰余演算を行う第2 積和手段とを備え、前記第1積和手段の出力を前記第2 積和手段の入力とする構成を有し、前記第2積和手段が 演算を行う間、前記第1積和手段で次の回の演算を行う ように、パイプライン処理すべく構成したことを特徴と するモンゴンメリ法による乗算剰余計算装置。

【請求項11】 前記第1積和手段及び第2積和手段に あって、各自身の上位出力を各自身の次の回のキャリア 入力とするようにした請求項10記載のモンゴンメリ法 による乗算剰余計算装置。

【請求項12】 前記第1積和手段及び第2積和手段に おける演算量が等しい請求項10記載のモンゴンメリ法 による乗算剰余計算装置。

【請求項13】 前記第1積和手段及び第2積和手段は、2つの k ビットの数を乗算する手段と、その乗算結果に2つの k ビットの数を加算する手段とを有する請求項10記載のモンゴンメリ法による乗算剰余計算装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば公開鍵暗号系のRSA暗号処理において、モンゴメリのアルゴリズム (Modulo Multiplication Without Trial Division, Peter L. Montgomery, Mathematics of Computation, Volume 44, Number 170, April 1985 pp. 519~528 参照)を用いて乗算剰余計算を高速に行う乗算剰余計算装置に関する。

[0002]

【従来の技術】近年におけるコンピュータネットワークの発達により、データベースを検索する機会、電子メール、電子ニュース等の電子化された情報をネットワークを経由して送受する機会が急速に増加してきている。更に、これらを利用して、オンラインショッピング等のサービスも提供されつつある。しかし、それに伴って、ネットワーク上の電子化されたデータを盗聴する、改竄する、他人になりすましてサービスを無償で受ける等の問題も指摘されている。特に無線を利用したネットワークにおいては、傍受が容易なためにこれらの問題を防止する対策が望まれている。

【0003】これらの問題に対して暗号技術を応用した暗号化電子メール、利用者認証システムが提案され、種々のネットワークにも導入されつつある。この意味でコンピュータネットワークにおいては暗号化が必須の技術であるといえる。このような暗号技術の中の一つにディジタル署名即ち認証に適した公開鍵暗号方式があるが、暗号化/復号に大量の処理が必要なために高速化が望まれており、様々な高速化アルゴリズムが発表されている。

【0004】暗号化方式は、大別すると秘密鍵暗号系と

公開鍵暗号系との二つに分類できる。秘密鍵暗号系は、 送信者と受信者とが同じ暗号鍵を持つことにより暗号通 信を行う方式である。即ち、秘密鍵暗号系では、あるメ ッセージを秘密の暗号鍵に基づいて暗号化して相手に送 り、受け手はこの暗号鍵を用いて暗号文を復号して元の メッセージに戻して情報を入手する。

【0005】公開鍵暗号系は、送信者が公開されている 受信者の公開鍵でメッセージを暗号化して送信し、受信 者が自分の秘密鍵でその暗号化メッセージを復号するこ 10 とにより通信を行う方式である。即ち、公開鍵暗号系で は、公開鍵は暗号化のための鍵、秘密鍵は公開鍵により 暗号化された暗号を復号するための鍵であり、公開鍵で 暗号化した暗号は秘密鍵でのみ復号することができる。

【0006】秘密鍵暗号系では、個人が秘密に保管しなければならない鍵が通信相手の数だけ必要であり、必要な総鍵数はn人のネットワークの場合 (n-1) / 2個である。また、初めて通信する相手に対しては、何らかの方法で秘密鍵の配送が必要であるという欠点がある。この欠点を解消するために、大規模なネットワークでは20 鍵管理センタを設置し、センタとの間の秘密鍵のみを保管し、暗号通信を行う場合はセンタから送信相手との秘密鍵を得る方法が用いられる。この場合、秘密鍵の総数はn個となる。

【0007】一方、公開鍵暗号系では、個人が秘密に保 管する鍵は自分の秘密鍵のみであり、必要な総秘密鍵数 もn人のネットワークの場合n個である。また、初めて 通信する相手に対しては、公開鍵の配送を行えば良く、 鍵管理センタを設置して、ユーザの公開鍵をn個公開簿 に登録し、センタから送信相手の公開鍵を得る方法が用 いられる。この場合、センタは公開鍵の改竄を防ぐだけ で、秘密に保管する必要がない。但し、公開鍵方式は秘 密鍵方式に比べて鍵のビット数が大きいため保管に要す るファイルサイズは大きくなる。

【0008】また、認証の場合、秘密鍵暗号系では、例 えば送信するメッセージを秘密鍵で圧縮変換し、送信文に付加して送り、受信側では同様に圧縮変換して比較する方式がとられている。しかし、送受信が同じ鍵であるため、受信者は認証データを偽造することができる。これに対して、公開鍵暗号系では、秘密鍵で暗号化することができるのは本人だけであるという特徴を利用する。送信者はメッセージを圧縮変換して秘密鍵で暗号化し、送信文に付加して送り、受信者は送信者の公開鍵で付加されたデータを復号し、同様に圧縮変換したものと比較する方式がとられている。この場合、受信者は不正ができない。

【0009】このように認証系では公開鍵暗号系の技術 は必要不可欠であるといえる。しかし、公開鍵暗号系に は、暗号化/復号に大量の処理が必要であるという大き な欠点があるため、一般には処理が速い秘密鍵暗号系を 50 メッセージの暗号化に、公開鍵暗号系は認証用にという ように組み合わせて用いられる場合が多い。

【0010】公開鍵暗号系の中で、現在最も有力なものが1977年にリヴェスト (Rivest) ,シャミア (Shamir) 及びエイドルマン (Adlman) の三人によって発明された RSA暗号である。このRSA暗号の基本原理は次のようなものである。

【0011】 (RSAの基本アルゴリズム) 暗号鍵 (e, N) と対応する復号鍵 (d, N) とにおいて、e とNとは公開鍵であり、dは秘密鍵である。平文をM, 暗号文をCとすると、暗号化Eと復号Dとのアルゴリズムは次のようにあらわされる。

C = E (M) = M° mod N

M=D (C) = $C^d \mod N$

但し、 $d \cdot e = 1 \mod L CM \{ (p-1) , (q-1) \}$

 $N = p \cdot q$

LCM:最小公倍数 (lowest common multiple) p, qは大きな素数

【0012】通常、e, d, M, Nなどは1024ビット程度の大きな整数が用いられているので、高速指数計算法を使用しても1回のRSA演算で平均1500回程度の多重精度乗算と剰余算とを行わなければならない。特に剰余計算は、近似法、剰余テーブル方式、モンゴメリのアルゴリズム等、多くの高速化手法が提案されている。このような、RSA暗号に代表される公開鍵暗号系の多くで利用される、べき乗剰余アルゴリズムを高速に処理するためには、1回あたりの剰余アルゴリズムの高速化が要求される。

【0013】この剰余演算の高速化を実現する一方法で あるモンゴメリのアルゴリズムについて説明する。

「モンゴメリのアルゴリズム」モンゴメリのアルゴリズムは、剰余の法N(N>1)と、剰余の法Nと互いに素である基数R(R>N)とを用いると、被剰余数TからTR⁻¹mod Nの計算が基数Rによる除算のみで行えることを利用して、Nによる除算を用いることなく剰余計算を行うアルゴリズムである。ここで、N,N',R,R⁻¹及びTは整数であり、被剰余数Tは0 \leq T<R・N、R⁻¹は剰余の法Nの上での基数Rの逆数であり、R・R⁻¹ーN・N'=1 (0 \leq R⁻¹<N,0 \leq N'<R)の関係を満たす。

【0014】更に、この基数Rに2のベキ乗数を使用した場合、基数Rによる除算をシフト操作に置き換えることができるため、 $T \rightarrow TR^{-1}$ mod Nの計算の高速処理が可能となる。次に、アルゴリズム1として、 $T \rightarrow TR^{-1}$ mod NのアルゴリズムREDC (T)を示す。但し、アルゴリズム1において ($T+m\cdot N$) / Rは必ず割り切れることが証明されている。

【0015】 (アルゴリズム1) $T \rightarrow TR^{-1} mod Nのア$ ルゴリズムY=REDC (T) は次のようにあらわされる。

 $M = (T \mod R) \cdot N' \mod R$ $Y = (T + M \cdot N) / R$ $\text{if } Y \ge N \text{ then } Y = Y - N$ Y < N then return Y

05 【0016】 T回のREDCでは、剰余Tmod NではなくTR⁻¹mod Nが求められるだけである。よって、剰余Tmod Nを求めるためには、次に示すようにREDC (T) と予め求めておいたR²mod Nとの積で、再びREDCを行えば良い。

10 REDC (REDC (T) · (R² mod N)) $= (TR^{-1} mod N) · (R^{2} mod N) · R^{-1} mod N$ $= TR^{-1} · R^{2} · R^{-1} mod N$ = T mod N

このようにして、剰余Tmod Nを求めることができる。

【0017】(REDCの多重精度計算への拡張)次に、剰余の法Nまたは基数Rが多倍長即ち多重精度である場合について、REDCのアルゴリズムを拡張する。
剰余の法N,基数Rが多重精度である場合、REDCの(Tmod R)・N'及びM・Nの計算は、多重精度×多重精度の処理となり、汎用の計算機では非常に大きな処理量と処理時間とが必要となる。そこで、この部分を多重精度×単精度の処理で行えるように拡張したアルゴリズム2を示す。

【0018】 (アルゴリズム2) REDCを多重精度へ 25 拡張したアルゴリズムは次に示すようになる。被剰余数 T, パラメータN', 出力用変数Yが何れもr進数で、 T=(t_{2s-1}, t_{2s-2}, …, t₀)_r, N'=(n'_{s-1}, n'_{s-2}, …, n'₀)_r, Y=(y_s, y_{s-1}, …, y₀)_r,

30 $R = r^s$,

r = 2

とあらわされる場合、次に示す $\mathbf{j} = 0 \sim \mathbf{g} - 1$ の繰り返し処理により $\mathbf{T} \mathbf{R}^{-1} \mathbf{mod} \mathbf{N}$ を多重精度 \mathbf{x} 半精度として求めることができる。ここで単精度とは \mathbf{r} 進数 $\mathbf{1}$ 桁のこと とし、同じ文字を使用した場合、基本的に大文字を多重精度、小文字を単精度、小文字の添字を多重精度での桁の位置とする。

[0019] Y=Tfor j=0 to g-1

40 $m = y_0 \cdot n'_0 \mod r$ $Y = Y + m \cdot N$ Y = Y / r

next

if $Y \ge N$ then Y = Y - N

45 Y<N then return Y
このようにして得られるTR⁻¹mod Nと、上述したよう
に予め求めておいたR² mod Nとの積で再びREDCを
行うことにより、TR⁻¹mod Nを求めることができる。
【0020】 (REDCの多重精度乗算剰余への拡張)
50 次に、REDCのアルゴリズムを乗算剰余演算に拡張す

る。上記のアルゴリズムにおいて、入力Tは0≦T<R・Nを満たす値であるが、実際のRSA演算では、入力Tが整数A,B(0≦A,B<N)の乗算結果であることが多い。その場合、整数A,Bの乗算も多重精度整数演算であるため、多重精度拡張REDCと同様の繰り返し計算が行われる。この場合、乗算とREDCとを別々に繰り返し計算すると、繰り返し計算制御によるロスが2倍になってしまう。そこで、乗算とREDCとを同一の繰り返しループで行えるように拡張したアルゴリズム3を示す。

【0021】 (アルゴリズム3) REDCを多重精度乗 算剰余へ拡張したアルゴリズムREDC (A×B) は次 に示すようになる。乗算する2数A, B, パラメータ N'、出力用変数Yが何れもr進数で、

A = $(a_{g-1}, a_{g-2}, \dots, a_0)_r$, B = $(b_{g-1}, b_{g-2}, \dots, b_0)_r$, N' = $(n'_{g-1}, n'_{g-2}, \dots, n'_0)_r$, Y = $(y_g, y_{g-1}, \dots, y_0)_r$, R = r^g , $r = 2^k$

とあらわされる場合、次に示す $j=0\sim g-1$ の繰り返し処理により、ABR $^{-1}$ mod Nを多重精度×単精度の計算として求めることができる。

[0022] Y=0for j=0 to g-1 $Y=Y+A \cdot b_j$ $m=y_0 \cdot n'_0 \mod r$ $Y=Y+m \cdot N$

Y = Y / r

next

if $Y \ge N$ then Y = Y - NY < N then return Y

このようにして得られるABR¹mod Nと、上述したよ

Y = 0 for j = 0 to g - 1 $(tmp2, tmp1)_r = y_0 + a_i \cdot b_j$ $m = tmp1 \cdot n'_0 \mod r$ $(tmp4, tmp1)_r = tmp1 + m \cdot n_0$ $(c_1, c_0)_r = tmp2 + tmp4$ for i = 0 to g - 1

(c_1 , c_0) = tmp4+ (tmp3, tmp2) rext i

 $(c_1, c_0)_r = (c_1, c_0)_r + y_g$

 $(tmp4, y_{i-1})_r = tmp1 + m \cdot n$

 $y_{s-1} = c_0$ $y_s = c_1$ next j

if $Y \ge N$ then Y = Y - NY < N then return Y うに予め求めておいた R^2 mod Nとの積で再びREDC を行うことにより、ABR $^{-1}$ mod Nを求めることができる。

【0023】 (REDCの単精度×単精度処理への拡 65 張) アルゴリズム3では、多重精度のモンゴメリ乗算剰 余を多重精度×単精度で実現可能としているが、この多 重精度×単精度の計算部分をさらに単精度×単精度の計 算を組み合わせて行えるよう拡張する。この場合、A× b_iの計算部分とm×Nの計算部分とが繰り返し計算と 10 なり、上述の場合と同様に2つの乗算を別々に繰り返し

10 なり、上述の場合と同様に2つの乗算を別々に繰り返し 計算すると、繰り返し計算制御によるロスが2倍になっ てしまう。そこで、2つの乗算を同一の繰り返しループ で行えるようにすれば、ロスの低減が可能である。2つ の乗算を同一の繰り返しループで行えるように拡張した 15 アルゴリズム4を示す。

【0024】 (アルゴリズム4) REDCを単精度 \times 単精度 \wedge 拡張したアルゴリズムREDC ($A\times B$) は次に示すようになる。乗算する2数A, B, パラメータN', 出力用変数Y, キャリー変数Cが何れもr 進数

A = $(a_{g-1}, a_{g-2}, \dots, a_0)_r$, B = $(b_{g-1}, b_{g-2}, \dots, b_0)_r$, N' = $(n'_{g-1}, n'_{g-2}, \dots, n'_0)_r$, Y = $(y_g, y_{g-1}, \dots, y_0)_r$,

25 $C = (c_1, c_0)_r$, $R = r^s$, $r = 2^k$

20 で、

とあらわされ、r進1桁の一時変数tmp1, tmp2, tmp3, tmp4とする場合、次に示すi, jの繰り返し処理により 30 ABR⁻¹mod Nを単精度×単精度の計算で求めることが

[0025]

できる。

コア前処理 $_{0}$) $_{r}$ + a_{i} ・ b_{j} コア処理

コア後処理

.....

補正処理

_

【0026】ここで、(),は、括弧内のr進数1桁 の変数を多重精度として扱うことを示している。tmp3, c, はr 進数1桁で表現しているが、内容は1ビットの 値である。出力用変数Yについて、計算に使用する値が y, のとき、出力が y;-, に格納されるのは、アルゴリ ズム3におけるY=Y/rの機能をこれにより実現して いるためである。また、便宜上、外側のループをjルー プ、内側のループをiループと呼び、jループの始めか らiループまでをコア前処理、iループ内の処理をコア 処理、iループの終わりからjループの終わりまでをコ ア後処理と呼ぶこととする。

【0027】図11は、上述したアルゴリズム4のコア処 理を実行する乗算剰余計算装置の構成図である。図11に 示す乗算剰余計算装置は、内部で乗算及び加算を行うα 積和回路51及びβ積和回路52と、乗算する一方の数A: (a_{e1}, a_{e2}, …, a_o) を保持するAレジスタ53 と、乗算する一方の数B: (b - 1, b - 2, …, b。) を保持するBレジスタ54と、剰余の法N: (n ₅₁, n₅₂, …, n₆) を保持するNレジスタ55と、 β積和回路52の出力の下位 k ビットを格納する Y レジス タ56と、モンゴメリのパラータmを保持するmレジスタ 57と、α積和回路51の出力の上位 (k+1) ビット及び β積和回路52の出力の上位 k ビットを加算するキャリー 計算部としての加算回路58と、加算回路58の加算結果を 格納するCレジスタ59と、jの値と0とを比較して出力 を選択する選択回路60とを有する。

【0028】また、α積和回路51,β積和回路52の内部 構成を図12 (a), (b) に夫々示す。α積和回路51 は、Aレジスタ53及びBレジスタ54からの出力を乗算す び選択回路60 (Yレジスタ56) の出力を加算する2kビッ ト加算器512 と、2kビット加算器512 の出力及びCレジ スタ59の出力を加算する2k+1ビット加算器513 とを有 する。β積和回路52は、Nレジスタ55及びmレジスタ57 からの出力を乗算するkビット乗算器521 と、kビット 乗算器521 の出力及びα積和回路51からの下位kビット の出力を加算する2kビット加算器522 とを有する。

【0029】図13は、アルゴリズム4のコア処理の内容 を示す説明図である。α積和回路51内にて、Αレジスタ 53の出力a、(kビット)とBレジスタ54の出力b ; (kビット)とを乗算し、その乗算結果 (2 kビッ ト) に、選択回路60 (Yレジスタ56) の出力 (k ビッ ト)とCレジスタ59の出力(k+1ビット)とを加算す る。なお、選択回路60は、jの値と0とを比較し、jの 値が0である場合にはα積和回路51へ0を出力し、jの 値が0でない場合にはYレジスタ56の格納値y, を α 積 和回路51へ出力する。α積和回路51は、その演算結果

(2k+1ビット) の上位 (k+1) ビットを加算回路 58へ出力し、その下位 k ビットをβ積和回路52へ出力す る。

【0030】 β 積和回路52内にて、Nレジスタ55の出力 n; (kビット)とmレジスタ57の出力(kビット)と を乗算し、その乗算結果(2 k ビット)にα積和回路51 からの下位 k ビット出力を加算する。β積和回路52は、 05 その演算結果 (2 k ビット) の上位 k ビットを加算回路 58へ出力し、その下位 k ビットをY レジスタ56へ出力す る。Yレジスタ56は、そのkビットのデータを値yi-1 として格納する。

【0031】加算回路58は、α積和回路51からの出力 (k+1ビット)とβ積和回路52からの出力(kビッ ト)とを加算し、その加算結果(k + 1 ビット)をCレ ジスタ59へ出力する。Cレジスタ59は、これを格納す

[0032]

【発明が解決しようとする課題】上述したような従来の 乗算剰余計算装置の構成では、2つの乗算を同一の繰り 返しループで行えるが、Cレジスタ59から出力される次 ループへのキャリーが (k+1) ビットとなり、そのた めα積和回路51の出力が (2 k+1) ビットとなってし 20 まっており、1つ目の積和回路 (α積和回路51) の構成 を単純化できないという問題がある。

【0033】また、キャリー計算部である加算回路58に おいて、次回演算用のキャリーが2つのα積和回路51及 びβ積和回路52での演算結果に基づいて計算されるた 25 め、2つ目の積和回路 (β積和回路52) での演算が終了 しなければ、次回の1つ目の積和回路(α積和回路51) での演算を行うことができず、処理能率が悪いという問 題がある。

【0034】本発明は斯かる事情に鑑みてなされたもの るkピット乗算器511 と、kピット乗算器511 の出力及 30 であり、1つ目の積和回路への次回演算用のキャリーを kビットにすることにより、積和回路の構成を単純化す ることができ、また、これによりDSP (Digital Sign al Processor), マイクロコントローラ等の上のソフト ウェアとして実現が容易になるモンゴメリ法による乗算 35 剰余計算装置を提供することを目的とする。

> 【0035】本発明の他の目的は、キャリーの伝搬を各 積和回路でのループ内に押さえることにより、2つの積 和回路での演算を独立して行え、つまり、2つ目の積和 回路での積和を行っている間に1つ目の積和回路で次回 40 の積和を行え、これによりパイプライン処理が可能にな るモンゴメリ法による乗算剰余計算装置を提供すること

[0036]

一にある。

【課題を解決するための手段】請求項1に係るモンゴメ 45 リ法による乗算剰余計算装置(第1発明)は、モンゴメ リのアルゴリズムを用いて乗算剰余計算を行う装置にお いて、積和演算を行いその演算結果を上位k ビットと下 位 k ビットとに分けて出力する第1積和回路と、積和演 算を行いその演算結果を上位kビットと下位kビットと 50 に分けて出力する第2積和回路と、加算演算を行いその 演算結果を上位1ビットと下位kビットとに分けて出力 する加算回路と、乗算される2数を保持する第1及び第 2 レジスタと、前記第2積和回路の下位 k ビット出力を 保持し、前記第2積和回路のその次の回の下位 k ビット 出力を格納する第3レジスタと、前記加算回路の下位k ビット出力を保持し、前記加算回路のその次の回の下位 k ビット出力を格納する第4レジスタと、剰余の法を保 持する第5 レジスタと、モンゴメリのアルゴリズムにお けるパラメータの値を保持する第6レジスタと、前記加 算回路の上位1ビット出力を保持し、前記加算回路のそ の次の回の上位1ビット出力を格納する第7レジスタと を備え、前記第1積和回路は、前記第1及び第2レジス タに保持された2数の所定ビットの値を乗算し、その乗 算結果に前記第3レジスタに保持された数の所定ビット の値及び前記第4レジスタに保持された値を加算する演 算を行い、前記第2積和回路は、前記第5レジスタに保 持された数の所定ビットの値と前記第6レジスタに保持 された値とを乗算し、その乗算結果に前記第1積和回路 の下位 k ビット出力を加算する演算を行い、前記加算回 路は、前記第1積和回路の上位kビット出力と前記第2 積和回路の上位 k ビット出力と前記第7レジスタに保持 された値とを加算する演算を行うように構成したことを 特徴とする。

【0037】請求項2に係るモンゴメリ法による乗算剰余計算装置は、請求項1において、前記第1積和回路は、前記第1及び第2レジスタに保持された2数の所定ビットの値を乗算し、その乗算結果に前記第3レジスタに保持された数の所定ビットの値を加算し、その加算結果に前記第4レジスタに保持された値を加算するように構成したことを特徴とする。

【0038】請求項3に係るモンゴメリ法による乗算剩余計算装置は、請求項1において、前記第1積和回路は、前記第1及び第2レジスタに保持された2数の所定ビットの値を乗算し、その乗算結果に前記第4レジスタに保持された値を加算し、その加算結果に前記第3レジスタに保持された数の所定ビットの値を加算するように構成したことを特徴とする。

【0039】請求項4に係るモンゴメリ法による乗算剰余計算装置(第2発明)は、モンゴメリのアルゴリズムを用いて乗算剰余計算を行う装置において、積和演算を行いその演算結果を上位 k ビットと下位 k ビットと下位 k ビットとに分けて出力する第1積和回路と、積和演算を行いその演算結果を上位 k ビットと下位 k ビットとに分けて出力する第2積和回路と、乗算される2数を保持する第1及び第2 世ジスタと、前記第2積和回路の下位 k ビット出力を格納する第3レジスタと、前記第1積和回路のその次の回の下位 k ビット出力を格納する第4レジスタと、剰余の法を保持する第5レジスタと、モンゴメリのアルゴリ

ズムにおけるパラメータの値を保持する第6レジスタと、前記第2積和回路の上位 k ビット出力を保持し、前記第2積和回路のその次の回の上位 k ビット出力を格納する第7レジスタとを備え、前記第1積和回路は、前記第1及び第2レジスタに保持された2数の所定ビットの値を乗算し、その乗算結果に前記第3レジスタに保持された数の所定ビットの値及び前記第4レジスタに保持された値を加算する演算を行い、前記第2積和回路は、前記第5レジスタに保持された数の所定ビットの値と前記10第6レジスタに保持された値とを乗算し、その乗算結果に前記第1積和回路の下位 k ビット出力及び前記第7レジスタに保持された値を加算する演算を行うように構成したことを特徴とする。

【0040】請求項5に係るモンゴメリ法による乗算剰 15 余計算装置は、請求項4において、前記第1積和回路 は、前記第1及び第2レジスタに保持された2数の所定 ビットの値を乗算し、その乗算結果に前記第3レジスタ に保持された数の所定ビットの値を加算し、その加算結 果に前記第4レジスタに保持された値を加算するように 20 構成したことを特徴とする。

【0041】請求項6に係るモンゴメリ法による乗算剰余計算装置は、請求項4において、前記第1積和回路は、前記第1及び第2レジスタに保持された2数の所定ビットの値を乗算し、その乗算結果に前記第4レジスタに保持された値を加算し、その加算結果に前記第3レジスタに保持された数の所定ビットの値を加算するように構成したことを特徴とする。

【0042】請求項7に係るモンゴメリ法による乗算剰余計算装置は、請求項4において、前記第2積和回路 30 は、前記第5レジスタに保持された数の所定ビットの値と前記第6レジスタに保持された値とを乗算し、その乗算結果に前記第1積和回路の下位kビット出力を加算し、その加算結果に前記第7レジスタに保持された値を加算するように構成したことを特徴とする。

35 【0043】請求項8に係るモンゴメリ法による乗算剰 余計算装置は、請求項4において、前記第2積和回路 は、前記第5レジスタに保持された数の所定ピットの値 と前記第6レジスタに保持された値とを乗算し、その乗 算結果に前記第7レジスタに保持された値を加算し、そ の加算結果に前記第1積和回路の下位kピット出力を加 算するように構成したことを特徴とする。

【0044】請求項9に係るモンゴメリ法による乗算剰 余計算装置は、請求項4~8の何れかにおいて、前記第 2積和回路による演算中に、前記第1積和回路によりそ 45 の次の回の演算を行うように構成したことを特徴とす

【0045】請求項10に係るモンゴメリ法による乗算剰 余計算装置は、暗号化/復号化のためのモンゴンメリ法 による乗算剰余計算を行う装置において、乗算演算を行 50 う第1積和手段と、モンゴンメリ剰余演算を行う第2積 和手段とを備え、前記第1積和手段の出力を前記第2積 和手段の入力とする構成を有し、前記第2積和手段が演 算を行う間、前記第1積和手段で次の回の演算を行うよ うに、パイプライン処理すべく構成したことを特徴とす る。

【0046】請求項11に係るモンゴメリ法による乗算剰 余計算装置は、請求項10において、前記第1積和手段及 び第2積和手段にあって、各自身の上位出力を各自身の 次の回のキャリア入力とするようにしたことを特徴とす る。

【0047】請求項12に係るモンゴメリ法による乗算剰 余計算装置は、請求項10において、前記第1積和手段及 び第2積和手段における演算量が等しいことを特徴とす ろ

【0048】請求項13に係るモンゴメリ法による乗算剰 余計算装置は、請求項10において、前記第1積和手段及 び第2積和手段は、2つのkビットの数を乗算する手段 と、その乗算結果に2つのkビットの数を加算する手段 とを有することを特徴とする。

【0049】第1発明の乗算剰余計算装置では、従来例において問題となっている(k+1)ビットのキャリーを上位1ビットと下位kビットとに分離し、その下位kビットは1つのキャリーとして従来例と同様に1つ目の積和回路に戻し、その上位1ビットはもう1つのキャリーとして、キャリー計算用の加算回路に戻す。この構成をとることにより、1つ目の積和回路の構成の単純化を図れる。

【0050】第2発明の乗算剰余計算装置では、2つの 積和回路から出力される上位データを加算するのではな く、各積和回路におけるキャリー用のレジスタを各別に 設けて自身の積和回路にキャリーを戻す構成とすることにより、第1発明と同様に1つ目の積和回路の構成の単純化を図れると共に、更に各積和回路のキャリー処理が閉じているので、2つ目の積和回路の動作中に、1つ目の積和回路の次回の動作が可能となる。

[0051]

【発明の実施の形態】以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。

(第1発明) 1つ目の積和回路へのキャリーを k ビット にした第1発明について説明する。第1発明では、1つ 目の積和回路の出力と2つ目の積和回路の出力との加算 結果である (k+1) ビットのキャリーを上位1ビットと下位 k ビットとに分離し、その下位 k ビットはキャリー変数 c1 として1つ目の積和回路に戻し、その上位1

15 ビットはもう1つのキャリー変数 c2 として、キャリー 計算用の加算回路に戻す。この場合のアルゴリズム 5 を 以下に示す。

【0052】 (アルゴリズム5) 乗算する2数A, B, パラメータN', 出力用変数Yが何れもr進数で、

20
$$A = (a_{g-1}, a_{g-2}, \dots, a_0)_r$$
,
 $B = (b_{g-1}, b_{g-2}, \dots, b_0)_r$,
 $N' = (n'_{g-1}, n'_{g-2}, \dots, n'_0)_r$,
 $Y = (y_g, y_{g-1}, \dots, y_0)_r$,
 $R = r^g$,

 $25 r = 2^k$

とあらわされ、r 進 1 桁の一時変数tmp1, tmp2, tmp4, t+v 1 一変数t 1 、t 2 とする場合、次に示すt 、t 1 の繰り返し処理により t 1 1 の計算として求めることができる。

30 [0053]

ここで、() よ、括弧内のr進数1桁の変数を多重 精度として扱うことを示している。またキャリー変数c

Y < N then return Y

精度として扱うことを示している。またキャリー変数 c 【0054】図1は、上述したアルゴリズム5のコア処2 はr進数1桁で表現しているが、内容は1ビットの値 50 理を実行する乗算剰余計算装置の構成図である。図1に

示す乗算剰余計算装置は、内部で乗算及び加算を行う第 1積和回路1及び第2積和回路2と、乗算する一方の数 A: (a_{s-1}, a_{s-2}, …, a_o) を保持する第1レジ スタとしてのAレジスタ3と、乗算する一方の数B: (b_{s1}, b_{s2}, …, b_o) を保持する第2レジスタ としてのBレジスタ4と、第2積和回路2の前回の下位 k ビット出力を保持し次回の下位 k ビット出力を格納す る第3レジスタとしてのYレジスタ5と、キャリー変数 c1 を保持する第4レジスタとしての c1 レジスタ 6 と、剰余の法N: (n_{s-1}, n_{s-2}, …, n₀) を保持 する第5レジスタとしてのNレジスタ7と、モンゴメリ アルゴリズムにおけるパラータmを保持する第6レジス タとしてのmレジスタ8と、キャリー変数 c2 を保持す る第7レジスタとしてのc2レジスタ9と、第1積和回 路1の上位 k ビット出力, 第2積和回路2の上位 k ビッ ト出力及び c2 レジスタ 9 の出力を加算するキャリー計 算部としての加算回路10と、jの値と0とを比較してそ - の出力を選択する選択回路11とを有する。

【0055】また、第1積和回路1,第2積和回路2の内部構成を図2(a),(b)に夫々示す。第1積和回路1は、kビット乗算器101と2kビット加算器102と2kビット加算器103とを有する。kビット乗算器101は、Aレジスタ3及びBレジスタ4からの出力を乗算し、2kビット加算器102は、kビット乗算器101の出力と選択回路11(Yレジスタ5)の出力とを加算し、2kビット加算器103は、2kビット加算器102の出力とc1レジスタ6の出力とを加算する。なお、図2(a)に示す構成例では、乗算結果に選択回路11(Yレジスタ5)の出力を先に加算し、その後にc1レジスタ6の出力を加算するようになっているが、これとは逆に、先にc1レジスタ6の出力、その後に選択回路11(Yレジスタ5)の出力を加算するように構成しても良い。

【0056】第2積和回路2は、Nレジスタ7及びmレジスタ8からの出力を乗算するkビット乗算器201と、kビット乗算器201の出力及び第1積和回路1からの下位kビットの出力を加算する2kビット加算器202とを有する。

【0057】図3は、アルゴリズム5のコア処理の内容を示す説明図である。第1積和回路1内にて、Aレジスタ3の出力a、(kビット)とBレジスタ4の出力b、(kビット)とを乗算し、その乗算結果(2kビット)

Y=0

for
$$j=0$$
 to $g-1$

(c3, tmp1) $_{r} = y_{0} + a_{i} \cdot b_{j}$
 $m = tmp1 \cdot n'_{0} \mod r$

(c4, tmp1) $_{r} = tmp1 + m \cdot n_{0}$

for $i=1$ to $g-1$

(c3, tmp1) $_{r} = y_{i} + c3 + a_{i} \cdot b_{j}$

(c4, y_{i-1}) $_{r} = tmp1 + m \cdot n_{i}$

next. i

に、選択回路11 (Yレジスタ5) の出力 (kビット) と c1 レジスタ6の出力 (kビット) とを加算する。な お、選択回路11は、jの値と0とを比較し、jの値が0 である場合には第1積和回路1へ0を出力し、jの値が0 0でない場合にはYレジスタ5の格納値y,を第1積和 回路1へ出力する。第1積和回路1は、その演算結果 (2 kビット) の上位 kビットを加算回路10へ出力し、その下位 kビットを第2積和回路2へ出力する。

【0058】第2積和回路2内にて、Nレジスタ7の出 10 カn; (kビット)とmレジスタ8の出力(kビット) とを乗算し、その乗算結果(2kビット)に、第1積和 回路1からの出力下位kビットを加算する。第2積和回 路2は、その演算結果(2kビット)の上位kビットを 加算回路10へ出力し、その下位kビットをYレジスタ5 へ出力する。Yレジスタ5は、そのkビットのデータを 値yin として格納する。

【0059】加算回路10は、第1積和回路1からの出力(kビット)と第2積和回路2からの出力(kビット)とc2レジスタ9からの出力(1ビット)とを加算する。そして、次回の演算用として、その加算結果(k+1ビット)の上位1ビットをc2レジスタ9へ、その下位kビットをc1レジスタ6へ夫々出力する。各c1レジスタ6、c2レジスタ9は、これを格納する。

【0060】(第2発明)キャリー用のレジスタを各積 25 和回路毎に設けた第2発明について説明する。第2発明 では、各積和回路におけるキャリー用のレジスタを各別 に設けて自身の積和回路にキャリー変数を戻す構成とする。このアルゴリズム6を以下に示す。

【0061】 (アルゴリズム6) 乗算する2数A, B, 30 バラメー ϕ N', 出力用変数Yが何れもr 進数で、

$$A = (a_{g-1}, a_{g-2}, \cdots, a_{0})_{r},$$

$$B = (b_{g-1}, b_{g-2}, \cdots, b_{0})_{r},$$

$$N' = (n'_{g-1}, n'_{g-2}, \cdots, n'_{0})_{r},$$

$$Y = (y_{g}, y_{g-1}, \cdots, y_{0})_{r},$$

$$35 R = r^{g},$$

 $r = 2^k$

とあらわされ、r 進 1 桁の一時変数 tmpl, キャリー変数 c3, c4 とする場合、次に示す i, j の繰り返し処理 により A B R⁻¹ mod N を単精度×単精度の計算として求 do めることができる。

[0062]

•
コア前処理
コア処理

 $(c4, c3)_{r} = c3 + c4 + y_{g}$ $y_{g-1} = c3$ $y_{g} = c4$ next j

if $Y \ge N$ then Y = Y - NY < N then return Y

【0063】図4は、上述したアルゴリズム6のコア処理を実行する乗算剰余計算装置の構成図である。図4に示す乗算剰余計算装置は、内部で乗算及び加算を行う第3積和回路21及び第4積和回路22と、図1に示すものと同様の第1レジスタとしてのAレジスタ3、第2レジスタとしてのBレジスタ4、第3レジスタとしてのYレジスタ5、第5レジスタとしてのNレジスタ7、第6レジスタとしてのmレジスタ 8及び選択回路11と、キャリー変数c3を保持する第4レジスタとしてのc3レジスタ26と、キャリー変数c4を保持する第7レジスタとしてのc4レジスタ29とを有する。

【0064】なお、第3積和回路21及び第4積和回路22の内部構成は、図2(a)に示す第1積和回路1の内部構成と同じであり、各積和回路21及び22は、kビット乗算器101と2kビット加算器102と2kビット加算器103とから構成されている。

【0065】第3積和回路21のkビット乗算器101は、Aレジスタ3及びBレジスタ4からの出力を乗算し、2kビット加算器102は、kビット乗算器101の出力と選択回路11(Yレジスタ5)の出力とを加算し、2kビット加算器103は、2kビット加算器102の出力とc3レジスタ26の出力とを加算する。なお、図2(a)に示す構成例では、乗算結果に選択回路11(Yレジスタ5)の出力を先に加算し、その後にc3レジスタ26の出力を加算するようになっているが、これとは逆に、先にc3レジスタ26の出力、その後に選択回路11(Yレジスタ5)の出力を加算するように構成しても良い。

【0066】一方、第4積和回路22のkビット乗算器101は、Nレジスタ7及びmレジスタ8からの出力を乗算し、2kビット加算器102は、kビット乗算器101の出力と第3積和回路21からの下位kビットの出力とを加算し、2kビット加算器103は、2kビット加算器102の出力とc4レジスタ29の出力とを加算する。なお、図2

(a) に示す構成例では、乗算結果に第3積和回路21からの下位 k ビットの出力を先に加算し、その後に c4 レジスタ29の出力を加算するようになっているが、これとは逆に、先に c4 レジスタ29の出力、その後に第3積和回路21からの下位 k ビットの出力を加算するように構成しても良い

【0067】図5は、アルゴリズム6のコア処理の内容を示す説明図である。第3積和回路21内にて、Aレジスタ3の出力a₁ (kビット)とBレジスタ4の出力b₁ (kビット)とを乗算し、その乗算結果(2kビット)に、選択回路11(Yレジスタ5)の出力(kビット)と

コア後処理

.....

補正処理

c3 レジスタ26の出力(kビット)とを加算する。なお、選択回路11は、jの値と0とを比較し、jの値が0である場合には第3積和回路21へ0を出力し、jの値が10 0でない場合には第3Yレジスタ5の格納値yiを積和回路21へ出力する。第3積和回路21は、その演算結果(2kビット)の上位kビットをc3レジスタ26へ出力し、その下位kビットを第4積和回路22へ出力する。c3レジスタ26は、このkビットを次回の演算用のキャリ15一変数として格納する。

【0068】第4積和回路22内にて、Nレジスタ7の出力n, (kビット)とmレジスタ8の出力m (kビット)とを乗算し、その乗算結果 (2kビット)に、第3積和回路21からの下位kビット出力を加算する。第4積20 和回路22は、その演算結果 (2kビット)の上位kビットをc4レジスタ29へ出力し、その下位kビットをYレジスタ5へ出力する。c4レジスタ29は、このkビットを次回の演算用のキャリー変数として格納する。また、Yレジスタ5は、そのkビットのデータを値yinとし25で格納する。

【0069】図6は、モンゴメリ法による乗算剰余処理の一例を示すフローチャートである。このフローチャートにおいて、jループが (アルゴリズム3) のループ処理に当たる。jループの内側では、A×b,及びm×N の多重精度×単精度の部分乗算を行っている。iループは、A×b,及びm×Nの多重精度×単精度の計算を単精度×単精度の部分乗算で行っている部分である。iループの内部ではa,×b,とm×n,との部分乗算を行っている。

5 【0070】次に、第2発明における更なる具体例について説明する。以下の例では、N,A,Bのビット長を1024ビット、g=32、処理単位k=32、 $R=2^{1024}$ 、 $r=2^{32}$ とする。

【0071】 (コア前処理) 図7は、コア前処理を行う 40 構成の一例を示す図である。31はモンゴメリ計算用のパラメータn'。を保持するレジスタ、32は第3積和回路 21の出力とレジスタ31の出力とを乗算する乗算回路である。

【0072】このコア前処理では、コア処理で使用する c3 レジスタ26, c4 レジスタ29及びmレジスタ8の初期化を行っている。第3積和回路21は、まず、Aレジスタ3, Bレジスタ4からの入力a₀, b_jを乗算し、その乗算結果とYレジスタ5からの入力y₁とを加算する。なお、コア処理と同じ積和回路を使用する場合は、

50 更にその結果と0とを加算する。そして、結果の上位32

ビットをc3 レジスタ26に格納し、下位32ビットを第3 積和回路21とパラメータmを計算するための乗算回路32 とへ出力する。乗算回路32は、第3積和回路21の出力と レジスタ31の出力n'。とを乗算し、その乗算結果の下 位32ビットをmレジスタへに出力する。

【0073】第4積和回路22は、Nレジスタ7からの入力n。とmレジスタ8の値とを乗算し、その乗算結果と第3積和回路21からの出力とを加算する。なお、コア処理と同じ積和回路を使用する場合は、更にその結果と0とを加算する。そして、結果の上位32ビットをc4レジスタ29に格納する。下位32ビットは使用しない。

【0074】 (コア処理) 図8は、iループ内部処理であるコア処理を行う構成の一例を示す図である。Yレジスタ5は前回の処理結果の保持及び今回の処理結果の出力用レジスタである。選択回路11は、(アルゴリズム3)でY=0の処理に相当するものである。

【0075】第3積和回路21は、まず、Aレジスタ3,Bレジスタ4からの入力ai,bjを乗算し、その乗算結果とYレジスタ5からの入力yiとを加算し、更にその加算結果とc3レジスタ26の値とを加算する。そして、結果の上位32ビットをc3レジスタ26に格納し、下位32ビットを第4積和回路22へ出力する。

【0076】第4積和回路22は、まず、Nレジスタ7からの入力n,とmレジスタ8の値とを乗算し、その乗算結果と第3積和回路21からの出力とを加算し、更にその加算結果と c4 レジスタ29の値とを加算する。そして、結果の上位32ビットを c4 レジスタ29に格納し、下位32ビットを Yレジスタ5の yin に格納する。(アルゴリズム3)の Y=Y/rの処理は、i回目の計算結果を yin に格納することで実現している。

【0077】 (コア後処理) 図9は、コア後処理を行う構成の一例を示す図である。33はc3 レジスタ26の出力と c4 レジスタ29の出力と選択回路11の出力とを加算する加算回路、34は加算回路33からのキャリー出力を0,1と比較し、0であれば0を、1であれば1を、Yレジスタ5へ出力する選択回路である。

【0078】このコア後処理では、コア処理終了後のキャリー変数 c3, c4 の値の処理を行っている。 c3 レジスタ26, c4 レジスタ29の値及びYレジスタ5からの入力 y_{32} を加算回路33に入力し、その加算結果をYレジスタ5の y_{31} に出力し、キャリーを処理単位である32ピットの値に変換してYレジスタ5の y_{32} の値はYレジスタ5では32ビットとして扱われているが、実際は1ビットの値であるので、加算結果は32ビット+キャリーの範囲で収まる。

【0079】(積和回路の構成)図10は、上述の構成例で用いた積和回路の構成の一例を示す図である。ここでは、全ての処理単位を32ビットになるように構成している。積和回路は、1個の32ビット乗算器41と、4個の32

ビット加算器42, 43, 44, 45とを有する。

【0080】A、Bの入力値は32ビット乗算器41で乗算され、上位32ビットと下位32ビットとの2つで出力される。32ビット加算器43は、32ビット乗算器41の出力下位05 32ビットと入力Rの値とを加算し、その加算結果の出力32ビットを32ビット加算器45へ、キャリーを32ビット加算器42へそれぞれ出力する。32ビット加算器42は、32ビット乗算器41の出力上位32ビットと32ビット加算器43のキャリー出力とを加算し、その加算結果の出力32ビットで32ビット加算器44へ出力する。この加算ではキャリーが発生しないことが理論的に証明されている。

【0081】32ビット加算器45は、32ビット加算器43の 出力と入力Cの値とを加算し、その加算結果の出力32ビットは積和回路のL出力(下位32ビット)となり、キャ 15 リーは32ビット加算器44へ出力される。32ビット加算器 44は、32ビット加算器42の出力と32ビット加算器45のキャリー出力とを加算し、その加算結果の出力32ビットは 積和回路のH出力(上位32ビット)となる。この加算で はキャリーが発生しないことが理論的に証明されてい 20 る。

【0082】なお、本発明の乗算剰余計算装置は、ハードウェアに限らず、同様の機能構成の少なくとも一部をソフトウェアで実現することもでき、そのような場合にも処理の高速化を達成することができる。例えば、ソフトウェアで第2発明の乗算剰余計算装置を実現し、バイプライン処理が可能な32ビットプロセッサ上で実行した場合、乗算剰余処理時間を比較すれば、従来の方式の約半分の時間で処理が可能となり、その効果が明らかである。

[0083]

【発明の効果】以上説明したように、第1,第2発明によれば、モンゴメリ法を用いた乗算剰余計算について、全ての処理を処理単位内で行えるので、DSP,マイクロコントローラ等の上のソフトウェアとして実現が容易になる。

【0084】また、第2発明によれば、キャリー伝搬を 各積和毎に制限でき、一方の積和処理中にもう一方の積 和処理も可能となるので、パイプライン処理などによっ て、高速に乗算剰余計算を行うことが可能である。

40 【図面の簡単な説明】

【図1】本発明の乗算剰余計算装置(第1発明)の構成 図である。

【図2】積和回路の構成図である。

【図3】本発明の乗算剰余計算装置(第1発明)の動作 45 説明図である。

【図4】本発明の乗算剰余計算装置(第2発明)の構成 図である。

【図5】本発明の乗算剰余計算装置(第2発明)の動作 説明図である。

io 【図6】モンゴメリ法による乗算剰余処理の一例を示す

フローチャートである。

【図7】コア前処理を行うための構成図である。

【図8】コア処理を行うための構成図である。

【図9】 コア後処理を行うための構成図である。

【図10】積和回路の構成図である。

【図11】従来の乗算剰余計算装置の構成図である。


【図12】従来の積和回路の構成図である。

【図13】従来の乗算剰余計算装置の動作説明図である。

【符号の説明】

- 1 第1積和回路
- 2 第2積和回路


【図1】




- 3 Aレジスタ
- 4 Bレジスタ
- 5 Yレジスタ
- 6 cl レジスタ
- 05 7 Nレジスタ
 - 8 mレジスタ
 - 9 c2 レジスタ
 - 10 加算回路
 - 21 第3積和回路
- 10 22 第4積和回路
 - 26 c3 レジスタ
 - 29 c4 レジスタ

【図2】


積和回路の構成図






[図3]

本発明の乗算網余計算装置(第1発明)の動作説明図




【図4】

本発明の乗算刺余計算装置(第2発明)の構成図




【図6】

モンゴメリ法による乗算剰余処理の一例を示すフローチャート




【図10】

積和回路の構成図




【図5】

本発明の乗算期余計算装置(第2発明)の動作説明図




【図7】




【図9】


コア後処理を行うための構成図



[図8]

[図11]





【図12】

【図13】

従来の積和回路の構成図

